PCCC HPCオープンソースソフトウェア普及部会ワークショップ

「多様化するアクセラレータ」

インテルXPU戦略

インテル株式会社
APJ データセンター・グループ・セールス
AI テクニカル・ソリューション・スペシャリスト
大内山　浩

インテル株式会社
プログラマブル・ソリューションズ営業本部
事業開発マネージャー
髙藤　良史

注意事項および免責条項

- 性能は、使用状況、構成、その他の要因によって異なります。詳細については、http://www.Intel.com/PerformanceIndex/ (英語) を参照してください。性能の測定結果は、システム構成に記載された日付時点のテストに基づいています。また、現在公開中のすべての更新プログラムが適用されているとは限りません。構成の詳細については、http://www.Intel.com/InnovationEventClaims/ (英語) を参照してください。絶対的なセキュリティーを提供できる製品やコンポーネントはありません。
- すべての製品計画およびロードマップは、予告なく変更されることがあります。 製品版出荷前のシステムやコンポーネントで測定された結果は、インテル・リファレンス・プラットフォーム (新しいシステムの社内サンプルモデル)、インテル社内の分析、アーキテクチャー・シミュレーション、モデリングでの推定 / シミュレーション結果を含め、情報提供のみを目的としています。システム、コンポーネント、仕様、構成に対する今後の変更によって、結果は異なる場合があります。インテルのテクノロジーを使用するには、対応したハードウェア、ソフトウェア、またはサービスの有効化が必要となる場合があります。
- 本資料は、明示されているか否かにかかわらず、また禁反言によるとよらずにかかわらず、いかなる知的財産権のライセンスも許諾するものではありません。 開発コード名は、一般向けに発表または出荷されていない製品やテクノロジー、サービスを識別するためにインテルによって使用されているものです。いずれも「商用」の名称ではなく、商標としての機能を前提としたものではありません。
- インテルは、Principled Technologies が統括する BenchmarkXPRT 開発コミュニティーを含め、さまざまなベンチマーク制定団体 / 機関へのスポンサーとしての参画、また技術的サポートの提供によって、ベンチマークの開発に貢献しています。
- 将来的な計画や予測について言及している本プレゼンテーション資料内の記述は、多数のリスクや不確定要素を伴う将来の見通しです。「想定される」、「見込まれる」、「意図する」、「目標とする」、「計画する」、「考えられる」、「求める」、「推定する」、「継続する」、「可能性がある」、「予定である」、「期待する」、「はずである」、「仮定する」などの表現やその変化形および類似表現は、いずれも将来の見通しであることを示しています。推定、予想、予測、不確定な事象、または仮定について言及している、またはこれらに基づいている記述も、今後リリースされる製品やテクノロジー、こうした製品やテクノロジーに期待される利用可能性とメリット、市場機会、インテルの事業および関連市場に見込まれるトレンドに関する記述を含め、将来の見通しであることを示しています。経営陣による現在の予測に基づくものであり、多数のリスクや不確定要素を伴う将来の見通しです。これらの要因によって、実際の結果はこれらの予測的記述に明示的または黙示的に示された結果と著しく異なる可能性があります。実際の業績をインテルの予測と大きく異ならせる重要な要因には、インテルの投資家向け IR サイト (https://www.intc.com/) または証券取引委員会 (SEC) のウェブサイト (https://www.sec.gov/) で入手可能な Form 10-K および Form 10-Q に関するインテルの最新の報告書を含め、インテルが SEC に提出 / 登録した報告書に記載されています。インテルは、法律で開示が義務付けられている場合を除き、新しい情報、新規開発、その他の結果にかかわらず、本プレゼンテーション資料に記載されたいかなる記述も、更新する義務を一切負わないことを明示的に表明します。
- インテルは、サードパーティーのデータについて管理や監査を行っていません。ほかの情報も参考にしてデータの正確さを評価してください。
-

インテル® XPU ポートフォリオ

ここから内蔵 AI アクセラレーションを開始

AI、HPC、グラフィックス、リアルタイム・メディアが中心

ディープラーニング・ワークロードが中心

oneAPI

オープンな標準ベースの一体型ソフトウェア・スタック*

* ここに掲載したすべてのハードウェア・アーキテクチャーがすでに oneAPI をサポートしているわけではありません。
「クラウドからエッジまで最も幅広く使用されている AI 向けサーバー・プラットフォーム」という記述は、インテルが実施した市場調査に基づき、マシンラーニング / ディープラーニングの全体にわたるデータの取り込みから導入までの全 AI パイプラインを含むモデルを基準としています。

アクセラレーター

内蔵 Integrated Accelerator

- システム構成がコンパクト。TCO最適化。
- CPUとメモリーを共有する構成
- CPUと同じパッケージの半導体に入れるので、設計サイズや使える電力に制限あり

or

外付け Discrete Accelerator

- システム構成は大きい電力消費も上がる
- CPUとはPCIeバスを介して接続する構成
  GPUが専用で使えるメモリーを搭載
- 独立した半導体パッケージのため、設計サイズや電力制限大幅に緩和

CPU

第3世代 Xeon スケーラブル・プロセッサー

コードネーム: Ice Lake

AVX-512、DL Boost、SGX 等々..



2021

次世代 Xeon スケーラブル・プロセッサー

コードネーム: Sapphire Rapids

AMX



2022

Advanced Matrix Extensions (AMX)
Sapphire Rapidsから搭載される AI アクセラレーション・エンジン

- **AMX**はディープラーニングの推論と学習性能を飛躍的に向上
- **サポートされるデータ型**
  - INT8
  - BF16
- **ソフトウェア・サポート**
  - インテル® oneAPI DNNL
  - インテルが最適化したDL フレームワーク
    - TensorFlow*、Pytorch*、OpenVINO™ ツールキット、MXNet* など

AMX 概要イメージ



レジスター
- 複数の TILE と呼ばれる 2 次元レジスターファイルにより構成
- 1 つの TILE は 16rows x 64-byte (1KB) なので、8TILE で 8KB
- TILE のサイズは変更可能

＋

アクセラレーター
- TILE のデータを操作するオペレーター
- 現時点では Tile matrix multiply unit (TMUL) のみが定義
- TMUL は INT8 と BF16 に対応

AMXドキュメント：https://software.intel.com/content/dam/develop/public/us/en/documents/architecture-instruction-set-extensions-programming-reference.pdf

1.00

Productivity & Performance

Resnet-50 v1.5 (Batchsize =504)

intel.

詳細はこちらへ↓

https://newsroom.intel.la/news/intel-innovation-artificial-intelligence-newsenglish-only

intel. XEON PLATINUM

*For workloads and configurations visit www.Intel.com/InnovationEventClaims. Results may vary.

Ponte Vecchio

Xe HPC based GPU

Compute	最大 128 Ray tracing Units	Highest Compute Density socket & node	128 Xe Cores
Memory	最大64MB L1 cache in 2 Stacks	最大 408MB L2 Cache in 2 Stacks	HBM2e
I/O	最大8 Fully Connected GPUs	PCIe Gen 5	Xe Link High-Speed Coherent Unified Fabric
Technology	EMIB	Foveros	Intel 7 TSMC N5 TSMC N7



Ponte Vecchio

Execution Progress



A0 Silicon Current Status

> 45 TFLOPS	FP32 Throughput
> 5 TBps	Memory Fabric Bandwidth
> 2 TBps	Connectivity Bandwidth



ResNet-50 v1.5 Training
(Single GPU)



A0段階で他社製品を上回る性能を達成

CPUとGPUのソフトウェアスタック分離を克服するために



oneAPI

オープンな標準規格に基づく統合ソフトウェアスタック

独自のプログラミングモデルからの解放

ハードウェアの性能をフルに発揮

開発者の安心感



>200K 開発者

2020年12月のリリース以来、インテル® oneAPI 製品のユニークなインストール数

>300 アプリケーション

インテル® oneAPI 言語とライブラリを使用した市場展開

>80 HPC & AI アプリケーション

インテル® oneAPIを使用したインテル® Xe HPCでの機能性



oneAPI

業界を牽引する勢い

End Users

BioDataAnalysis GmbH
BENTLEY
Accrad
archanan
LAIKA
EURECOM
GE
Brightskies
PHILIPS
大勢智慧 DASPATIAL
SAMSUNG MEDISON
TANGENTSTUDIOS
allegro.ai
ILLUMINATION MACGUFF

National Labs

Argonne NATIONAL LABORATORY
CERN openlab
CINECA
Leibniz-Rechenzentrum
Laboratório Nacional de Computação Científica

ISVs & OSVs

AI SINGAPORE
codeplay
CANONICAL
CERTIFACE
CGG
SAP
ANSYS
sas
FOUNDRY.
mercenaries engineering Guerilla
SENAI CIMATEC FIEB
CHAOSGROUP
MAXON
GIGASPACES innovate with confidence
MEGH COMPUTING
KFBIO technology for health.
Tech Mahindra
AsiaInfo 亚信科技
SUSE We adapt. You succeed.
UNITED IMAGING

OEMs & SIs

DELL Technologies
Atos
Hewlett Packard Enterprise
HCL
BittWare a molex company
Lenovo
RENIAC
MEGWARE SUPERCOMPUTING · TECHNOLOGY

Universities & Research Institutes

Ben-Gurion University of the Negev
UNIVERSITY OF OREGON
TÉCNICO LISBOA
inesc id lisboa
ZUSE INSTITUTE BERLIN
ILLINOIS Theoretical and computational Biophysics Group
LOBACHEVSKY UNIVERSITY
सी डैक CDAC
UNIVERSIDAD DE MÁLAGA
UNIVERSITY OF CAMBRIDGE
University College London
Stockholm University
KTH

Indian Institutes of Technology Delhi / Kharagpur / Roorkee

Indian Institute of Science Bangalore

IISER PUNE
Indian Institute of Science Education & Research Pune

CSPs & Frameworks

Microsoft Azure
Alibaba Cloud
Google Cloud
TensorFlow
Taboola
Tencent 腾讯
SBER BANK
PyTorch

Aurora Blade

Building Block for the ExaScale Supercomputer

oneAPI

Argonne NATIONAL LABORATORY

U.S. DEPARTMENT OF ENERGY

Hewlett Packard Enterprise

intel

インテル® FPGAデバイス 最新技術情報

インテル® FPGA
急激に変化する世界へフレキシビリティーを提供

intel AGILEX™ → データ・セントリック時代へ

intel STRATIX® → 最適化されたバンド幅

intel ARRIA® → ミッドレンジ FPGA & SoC

intel CYCLONE® / intel MAX® → エッジ・セントリック FPGA

intel

FPGAとは?

- 動的に再プログラム可能なハードウェア回路を形成するシリコンデバイス
- 様々なワークロードに対応可能なデータパスを備え、処理速度が高く電力効率に優れた、低レイテンシーのサービスを提供

データ分析　**映像処理**　**ネットワーク**　**符号化処理**

組込み・アプライアンス向けのチップ製品

intel AGILEX™

intel STRATIX® 10

コンピューティング向けのカード製品

FPGA: 低遅延・確定的レイテンシー

ソフトウェア



シーケンシャル・アーキテクチャー

- NIC とメモリー間でパケットを転送
- プロセッサーのコアが順次処理

FPGA



空間アーキテクチャー

- プロセシング・パイプラインへ
  データを直接フィード
- 複数ステージでデータを同時処理

ヘテロジニアス・コンピューティングでの FPGA の役割

FPGA はヘテロジニアス・システムにおいて他のテクノロジーの補完的役割

- 他のアーキテクチャーの性能上のボトルネックにアプローチ

FPGA のターゲット

HPC向けFPGAカード製品

ワークロードオフロード・ネットワーク・ストレージなど用途に応じたカードをご提案

インテル® FPGA SmartNIC N6000 プラットフォーム

- QSFP56 x2 インターフェイスで最大 100GbE x2 のネットワーキングをサポート
  - SyncE、CPRI、eCPRI をサポート
  - O-RAN LLS-C1/-C2/-C3 のサポート
- 4G & 5G vRAN イネーブルメント・パッケージ
- OVS、Contrail、SRv6、vFW アクセラレーションのサポート

インテル® FPGA IPU C5000X-PL (OVS, ストレージ)

- インテル® Xeon® D プロセッサー + FPGA プラットフォーム、ハードウェア・プログラマブル・データパスを提供
- ストレージ / 仮想スイッチのワークロードオフロード

BittWare IA-840F インテル® Agilex™ F シリーズ FPGA 搭載 FPGA アクセラレーター PCIe カード

- インテル® Agilex™ AGF027 FPGA (2.6M LE)
- インテル® oneAPI サポート
- ハイパフォーマンス I/O
  - 3x QSFP-DD インターフェイスポート
  - PCIe Gen4 x16 ホストインターフェイス
  - さまざまなアプリケーション向けのMCIO 拡張ポート

Silicom FPGA SmartNIC N5010 (HBM搭載, ネットワークオフロード)

インテル® イーサネット

- ハードウェア・プログラマブル 4x100GE FPGA アクセラレーションを実装する初の SmartNIC
- 5G コア・ネットワーク (UPF)、アクセス・ゲートウェイ (BNG、AGF)、セキュリティー機能 (ファイアウォール、IPsec) のパフォーマンスとスケーリングのニーズに対応。
- 機能 / アクセス・ゲートウェイ機能、その他のワークロード

アプリケーション例

ホワイトペーパー: 2次元 FFT の高速化 インテル® Stratix® 10 MX での HBM2 とインテル® oneAPI の使用

2D FFT は FPGA の IP ライブラリーに含まれていることが多く、プログラマーが自分で実装するものではありません。しかし、並列ハードウェア上での 2D FFT の一般的なインプリメンテーション戦略には、「コーナーターン」または「データ転置」ステップが含まれており、これは CPU や GPU 上で大きなパフォーマンスのボトルネックとなっています。

フリーコーナーターン

このデモで強調した洞察は、FPGA インプリメンテーションが計算と並行してデータ転置を実行できるため、レイテンシーの観点からほぼ「フリー」になるということです。(BittWare社 websiteから抜粋)



コーナーターンを持つ1D FFTの2パスを用いて実装された2D FFTの説明図。

https://www.bittware.com/ja/resources/hbm2-2d-fft-oneapi/

インテル® FPGA PAC で実現する疑似量子計算機 シミュレーテッド分岐マシン™ (株式会社 東芝様)

量子コンピュータの理論から生まれた、シミュレーテッド分岐(SB)アルゴリズムという並列計算に適した独自のアルゴリズムを、インテル® PAC D5005を活用し、超並列実装

特徴

SBに特化したカスタムメイドの超高密度・超高速実装

- SBアルゴリズムの並列性を活かした空間並列化
- 逐次処理部分における時間並列化(パイプライン化)

完全なハードワイヤ化により、処理時間がクロックサイクルレベルで決定論的に決まる





ホワイトペーパー:FPGA 間ダイレクト通信のためのカーネル間リンク

- インテル® FPGA DLA 推論エンジンを、カーネル間リンクを使用して、複数の D5005 カードでパイプライン処理
  - DLA Open CL カーネルを D5005 カードにプログラムし、ResNet152 の処理を FPGA で実施
  - CNNグラフを D5005 カードの枚数で分割することで、パフォーマンスのスケーリングが可能





https://www.intel.com/content/dam/www/programmable/us/en/others/literature/wp/wp-01305-inter-kernel-links-for-direct-inter-fpga-communication.pdf

インテル® FPGA PAC N3000 での Open vSwitch*、Contrail のアクセラレーション

概要と価値

- 仮想マシン (VM) とコンテナの両方を運用する通信事業者レベルのソリューション
- 仮想ホストのオフロードにより、実行していたコアを解放
- NFVi に拡張性を提供
- 2x 25G ネットワーク・インターフェイス
- 25Mpps OVS と 22Mpps TF/Contrail
- VirtIO over SR-IOV で最高のパフォーマンスを実現
- VM 128 台のライブ・マイグレーション
- 極めて高速のルール挿入
- TC-Flower、DPDK のサポート



インテル® oneAPI DPC++ コンパイラー

並列プログラミングの生産性とパフォーマンス

- CPUとアクセラレーターの両方で並列プログラミングの生産性を引き出すことが可能
  - 単一アーキテクチャーの独自言語に代わる、業界間で共通のオープン言語
- ベースは最新規格の C++ と SYCL*
  - 広く採用されている慣れ親しんだ C や C++ の構造により、C++ の生産性メリットを活用
- アーキテクチャーと高性能コンパイラーにおけるインテルの数十年にわたる経験を基に構築



インフラストラクチャー・プロセシング・ユニット (IPU)

データセンターの新たな価値を提供

- 高度にインテリジェントな**インフラストラクチャー・アクセラレーション**
- システムレベルの**セキュリティー、制御、分離**
- **共通の**ソフトウェア・フレームワーク
- ハードウェア / ソフトウェア・**プログラマブル**、顧客のニーズ合わせて構築

インフラストラクチャー・プロセシング・ユニット (IPU)

ASIC IPU SoC



Mount Evans†

FPGA IPU
プラットフォームとアダプター



インテル® FPGA IPU C5000X-PL

現在提供中

Oak Springs Canyon†

インテル® FPGA IPU C6001X-PL

† 開発コード名

intel.

インテル® XPU ポートフォリオ

ここから内蔵 AI アクセラレーションを開始

AI、HPC、グラフィックス、リアルタイム・メディアが中心

ディープラーニング・ワークロードが中心

oneAPI

オープンな標準ベースの一体型ソフトウェア・スタック*

* ここに掲載したすべてのハードウェア・アーキテクチャーがすでに oneAPI をサポートしているわけではありません。
「クラウドからエッジまで最も幅広く使用されている AI 向けサーバー・プラットフォーム」という記述は、インテルが実施した市場調査に基づき、マシンラーニング / ディープラーニングの全体にわたるデータの取り込みから導入までの全 AI パイプラインを含むモデルを基準としています。

Thank You


intel